UNIVERSIDADE SÃO FRANCISCO Engenharia Elétrica

ESTEFÂNIA FRANCISCO RODRIGUES

PARAMETRIZAÇÃO DE UMA MÁQUINA HP3070 PARA TESTE DE CIRCUITOS ELETRÔNICOS

Itatiba 2012 ESTEFÂNIA FRANCISCO RODRIGUES - R.A. 002200700957

PARAMETRIZAÇÃO DE UMA MÁQUINA HP3070 PARA TESTE DE CIRCUITOS ELETRÔNICOS

Relatório apresentado à Banca Examinadora do Trabalho de Conclusão do Curso de Engenharia Elétrica para análise e aprovação.

Orientador: Paulo Eduardo Silveira, Mestre

Itatiba 2012

AGRADECIMENTOS

Agradeço aos meus pais Zulmira Mariano Rodrigues e Aparecido Francisco Rodrigues pelo esforço e luta para que um dia eu tivesse condições de fazer um curso de ensino superior.

Ao meu noivo Sandro Rodrigo Simões pelo companheirismo, apoio e compreensão em muitos momentos que me ausentei para os estudos ao longo destes anos.

Agradeço ao meu orientador Paulo Eduardo Silveira, pelo profissionalismo, paciência atenção e por ter me acolhido e tonado possível a realização deste trabalho.

Aos meus amigos de trabalho que tornaram possível a criação do projeto prático; e que ajudaram durante a montagem do protótipo de dispositivo de teste.

- Fernando Ricardo Santis (Desenhista e Projetista Mecânico).
- Caroline de Oliveira Seraphim (Operadora de CNC).
- Erik Dias Ferreira (Técnico Mecânico).
- Maria José da Silva Rodrigues (Auxiliar de Montagem).

Agradeço a todos os meus demais amigos e a todas as pessoas e colegas de classe que me ajudaram ao longo destes anos e que tive o prazer de conhecer e de conviver.

Agradeço a Deus, por iluminar meus caminhos e sempre estar comigo nos momentos de dificuldade.

Um grande abraço a todos e o meu muito obrigado.

RESUMO

RODRIGUES, Estefânia Francisco. **Parametrização de uma máquina HP3070 para teste de circuitos eletrônicos.** Itatiba, 2012. Trabalho de Conclusão de Curso, Universidade São Francisco, Itatiba, 2012.

O mercado de produtos eletrônicos está crescendo a cada dia. Inúmeros produtos como celulares, computadores, impressoras, entre outros trazem com eles mais praticidade e comodidade à vida de inúmeras pessoas. Vários processos são utilizados para que estes aparelhos possam chegar até o consumidor final com a máxima garantia de um bom funcionamento de todos componentes eletrônicos utilizados nas placas de circuito impresso (PCI). Os testes devem ser capazes de garantir a montagem da placa, respeitando seu layout, tipo de componente e seu valor prédeterminado para a sua fabricação a partir do seu esquema elétrico. Este trabalho tem como finalidade demonstrar e provar que podem ser desenvolvidos testes elétricos para qualquer tipo de placa de circuito impresso (foi utilizado uma placa amplificadora de medições para realizar este trabalho), através de arquivos elétricos (CAD) e mecânicos (GERBER). O processo de criação de testes elétricos foi baseado em softwares específicos para máquina HP3070, como Board Consultant, Fixture Consultant e IPG Test Consultant. Ao analisar o esquema elétrico, foram definidos os pontos cruciais no circuito que necessitariam de atenção especial aos seus sinais, de forma que suas tensões e correntes fossem medidas de acordo com cada característica do sinal. Um protótipo de dispositivo de teste foi desenvolvido para demonstrar que é possível desenvolver as medições e acesso criados pelo software para validar placas de circuito impresso e demonstrar o funcionamento mecânico necessário nestes casos.

Palavras-chave: Circuito Impresso. PCI. HP3070.

ABSTRACT

RODRIGUES, Estefânia Francisco. Parameterization of an HP3070 machine for testing electronic circuits. Itatiba, 2012. Completion of course work, University San Francisco, Itatiba, 2012.

The electronics market is growing every day. Numerous products such as mobile phones, computers, printers, and others bring with them more convenience and comfort to the lives of countless people. Several processes are used for these devices can reach the end consumer with the highest guarantee of proper operation of all components used in printed circuit boards (PCB). Tests should be able to secure the mounting plate, respecting its layout, component type and its value predetermined for its manufacture from its wiring diagram. This paper aims to demonstrate and prove that electrical tests can be developed for any type of printed circuit board (we used a measurement amplifier board to undertake this work) through electric files (CAD) and mechanical (GERBER). The process of creating electrical testing was based on specific software for machine HP3070, as Board Consultant, Consultant and Fixture IPG Test Consultant. By analyzing the wiring diagram, defined the crucial points in the circuit that require special attention to their signs, so that their voltages and currents were measured according to each characteristic signal. A prototype test device was developed to demonstrate that it is possible to develop measurements and access created by the software to validate printed circuit boards and showing the mechanical operation necessary in such cases.

Keywords: Printed Circuit. PCB. HP3070

SUMÁRIO

LISTA DE ABREVIATURAS	ii
LISTA DE FIGURAS	iii
LISTA DE TABELAS	iii
1. INTRODUÇÃO	1
2. REVISÃO BIBLIOGRÁFICA	2
2.1. COMPOSIÇÃO DA MÁQUINA HP3070	2
2.2. ELEMENTOS DA MÁQUINA	3
2.3. TIPOS DE CARTÕES	4
2.4. SOFTWARE MÁQUINA HP3070	7
2.4.1. Janelas BT Basic	7
2.4.2. Construção do Board e Board_xy	9
2.4.3. Board Consultant	10
2.4.3.1. Paleta do Board Consultant	10
2.4.4. Bibliotecas	13
2.4.5. IPG Test Consultant	14
2.5. TEST POINTS	16
2.5.1. Agulhas (Probes) e Soquetes	16
2.5.2. Personality Pins	
2.5.3. Medição HP3070	
3. METODOLOGIA	20
3.1. PARAMETRIZAÇÃO DO SOFTWARE	
4. RESULTADOS	23
4.1. PROTÓTIPO DO DISPOSITIVO DE TESTE	
5. CONCLUSÃO	
REFERÊNCIAS BIBLIOGRÁFICAS	

LISTA DE ABREVIATURAS

- CPU Center Processator Unit
- DUT Device Unit Test
- BOM Bill of Material
- BGA Ball Grid Array
- PCI Placa de Circuito Impresso
- PCB Printed Circuit Board
- CAD Computer Aided Design
- IPG- Incircuit Program Generation
- BT Board Test
- TPS Test Ponts
- SMT- Surface Mount Tecnology
- CAM Computer Aided Manufacturing
- CNC Computer Numerical Control

LISTA DE FIGURAS

Figura 2.1 - Imagem ilustrando o modelo de máquina HP3070	2
Figura 2.2 - Foto dos módulos e cartões instalados	4
Figura 2.2.a - Imagem exemplificando a configuração do módulo	4
Figura 2.3 - Foto cartão Analógico	5
Figura 2.3.a - Foto cartão Híbrido	5
Figura 2.3.b - Foto cartão Asru	5
Figura 2.3.c - Foto cartão Control	6
Figura 2.3.d - Foto cartão Acess	6
Figura 2.3.e - Foto máquina HP3070	6
Figura 2.4.1 - Ilustração da tela inicial do BT-Basic	8
Figura 2.4.3 - Ilustração da tela inicial do aplicativo Board Consultant	.10
Figura 2.4.3.1 - Imagem da paleta do Board Consultant	.11
Figura 2.4.4 - Resistor rpack com oito terminais	.13
Figura 2.4.4.a - Regulado de Tensão	13
Figura 2.4b - Mosfet canal N	.13
Figura 2.4.4.c - Ilustração do Part Description Editor do arquivo rpack oito terminais	.14
Figura 2.4.5 - Ilustração da tela inicial do IPG Test Consultant	.15
Figura 2.5 - Foto de uma calculadora Casio fx-9750G Inside	.16
Figura 2.5.1 - Ilustração dos modelos de agulhas QA	.17
Figura 2.5.2 - Ilustração de aplicação de pins, agulhas e soquetes	.18
Figura 2.5.3 - Ilustração do esquema de teste para um resistor	.19
Figura 2.5.3a - Ilustração do esquema de teste para um capacitor	.19
Figura 3.1 – Foto da placa amplificadora	.20
Figura 3.1.a- Os arquivos Board e Board_xy importados no Board Consultant	.21
Figura 3.1.b- Primeira página do esquema elétrico da placa amplificadora	.22
Figura 3.1.c- Segunda página do esquema elétrico da placa amplificadora	.23
Figura 3.1.b- Terceira página do esquema elétrico da placa amplificadora	
Figura 4: Imagem do programa <i>Board</i> finalizado	.26
Figura 4.a: Continuação imagem do programa Board_XY finalizado	.27
Figura 4.b: Imagem do programa <i>Board_XY</i> finalizado	.28
Figura 4.1.1 – Foto do Top Plate (onde agulhas e pins são inseridos)	.29
Figura 4.1.2 – Foto do Top Probe (local onde a placa se encaixa para ser testada)	.29
Figura 4.1.3 – Foto das fibras G10 sem pintura (laterais do protótipo)	.30
Figura 4.1.4 – Foto do protótipo finalizado	.30
Figura 4.1.5 – Vista frontal do protótipo	30
Figura 4.1.6 – Vista superior <i>Top Probe</i> finalizado	.30
Figura 4.1.7 – Vista interna das ligações do protótipo	.30

LISTA DE TABELAS

Tabela 1: Ilustração dos pontos escolhidos pelo cliente	
---	--

1. INTRODUÇÃO

Nos últimos anos, o mercado de manufatura eletrônica está em crescimento constante e tem como objetivo atender as demandas da sociedade moderna, como computadores, impressoras, celulares e dispositivos eletrônicos embarcados. Entretanto, muitas pessoas não têm ideia de como são produzidas ou como são executados os testes aplicados para que estes aparelhos funcionem corretamente.

Estes testes são feitos criteriosamente, pois muitos destes aparelhos contêm componentes que podem ser nocivos para os seres humanos; exemplo destes componentes são baterias ou capacitores eletrolíticos que, em sua composição, contém produtos químicos.

Uma vantagem em utilizar testes eletrônicos é melhorar e garantir a qualidade dos produtos, diminuindo os índices de defeitos em campo.

O objetivo deste trabalho é detalhar o modo de programação de uma máquina comercial para testes de circuitos eletrônicos, a título de validação, além de realizar um estudo de caso completo.

Este trabalho contém a descrição de uma máquina comercial HP3070 utilizada para o teste de placas eletrônicas e para o processo de criação da parametrização da máquina, que tem como finalidade testar os componentes eletrônicos de uma placa buscando garantir a montagem correta de seus componentes.

Foram utilizadas como base as informações contidas em um determinado esquema elétrico e foi produzido um protótipo de dispositivo de teste para exemplificar o processo completo, desde as ligações elétricas contidas no software até a demonstração física de seus contatos e ligações para o teste da placa.

2. REVISÃO BIBLIOGRÁFICA

A máquina HP3070 tem como função fazer testes eletrônicos buscando detectar defeitos em componentes analógicos e digitais, em circuitos eletrônicos que contém componentes analógicos, tais como resistores, capacitores, indutores, transistores, mosfets, diodos, diodos zener e leds e componentes digitais como memórias, reguladores de tensão, microcontroladores e portas lógicas (AND, OR, NOR, NAND). A HP3070 é composta de uma série de recursos internos, para atender cada tipo de teste eletrônico alguns destes recursos são: fontes DC e AC, Voltímetro, Amperímetro entre outros. Os recursos das fontes estão disponíveis na *DUT Power Supplies* e os demais estão disponíveis nos cartões.

2.1 . COMPOSIÇÃO DA MÁQUINA HP3070

A máquina HP3070 é composta por sete peças fundamentais para o seu funcionamento: *Testhead*, *Controller*, *Dut Power Supplies*, *Suport Bay*, *Guided Probe*, *modules* e cartões. Na figura 2.1 podemos observar detalhadamente as peças citadas anteriormente.



Figura 2.1: Imagem ilustrando o modelo de máquina HP3070

Fonte: Manual HP Test Methods and Specifications

O título da figura está HP307X porque existem mais de um modelo de máquina. Podem ser englobadas as máquinas HP3070, HP3071, HP3072, sendo que algumas peças são montadas e outras não. A máquina que será utilizada como base neste trabalho a HP3070.

2.2. ELEMENTOS DA MÁQUINA

A máquina é formada por diversos subsistemas que serão descriminados a seguir:

TESTHEAD: Estrutura da máquina. O suporte das interfaces humanas com monitor, mouse e teclado são fixados nela. O *Testhead* pode ser motorizado em máquinas maiores, sendo acionado através de um botão na parte traseira da máquina e podendo ter uma inclinação de 0° a 90° para manutenção, ou em máquinas menores, esta inclinação é feita manualmente pelo operador ou técnico.

CONTROLLER: Lugar onde se localiza a *Work Station* ou *CPU*, com o software Medalist ou Unix instalado (programas que serão comentados adiante).

DUT POWER SUPPLIES: Está localizada dentro do *Testhead* em máquinas menores ou no **Suport Bay** em máquinas maiores. São as fontes de alimentação que podem chegar até 50 V dependendo da conexão utilizada.

Guided Probe: É uma ponteira na qual é possível identificar os pontos das ligações elétricas do dispositivo de teste. É utilizada para identificar erros nas conexões físicas, como ausência de ligações, curtos ou conexões erradas.

Modules: Uma máquina HP 307X pode ter até quatro módulos, dependendo da configuração desejada. Cada módulo é composto por 11 *slots*, lugares onde são instalados os cartões. Os módulos são preenchidos por cinco tipos de cartões; Analógicos, Híbridos, *Asru*, *Control* e *Access*. Normalmente, os módulos mais utilizados são o 2 e 3 para dispositivos pequenos e de médio porte e em dispositivos maiores são utilizados os 4 módulos.

A figura 2.2 nos mostra a configuração de uma máquina de quatro módulos. A soma de dois módulos recebe o nome de Banco, ou *BANK* em inglês. A linha (*slot*) 1 ou 13 sempre recebe o cartão *Asru* e na linha (*slot*) 6 ou 18 sempre recebe o cartão *Control*, lembrando que esta quantidade de módulos podem conter alterações dependendo do modelo da máquina; por estes motivos, em alguns casos utiliza-se o termo HP307X para poder contemplar todos os modelos.



Figura 2.2: Foto dos módulos e cartões instalados Fonte: Foto do autor, divulgação concedida pela empresa *Automatic Test Experts*

Na figura 2.2a ilustra com detalhes a configuração dos módulos, no Brasil é mais utilizado o banco 2 e os módulos 2 e 3 para testar as placas de circuito impresso.

	Banco 2	Banco 1	
	Módulo 2	Módulo 0	
Linha 1			Linha 11
Linha 2			Linha 10
Linha 3			Linha 9
Linha 4			Linha 8
Linha 5			Linha 7
Linha 6			Linha 6
Linha 7			Linha 5
Linha 8			Linha 4
Linha 9			Linha 3
Linha 10			Linha 2
Linha 11			Linha 1
	Módulo 3	Módulo 1	
Linha 13			Linha 11
Linha 14			Linha 10
Linha 15			Linha 9
Linha 16			Linha 8
Linha 17			Linha 7
Linha 18			Linha 6
Linha 19			Linha 5
Linha 20			Linha 4
Linha 21			Linha 3
Linha 22			Linha 2
Linha 23			Linha 1

Figura 2.2.a: Imagem exemplificando a configuração do módulo

2.1. TIPOS DE CARTÕES

• **Cartões Analógicos**: São responsáveis por testar componentes analógicos como resistores, capacitores, indutores, entre outros.



Figura 2.3: Foto cartão Analógico. Fonte: Foto do autor, divulgação concedida pela empresa *Automatic Test Experts*

• Cartão Híbrido: São responsáveis pelos testes analógicos e testes digitais

como memórias, reguladores de tensão, entre outros.

Figura 2.3.a: Foto cartão Híbrido. Fonte: Foto do autor divulgação concedida pela empresa *Automatic Test Experts*.

 Cartão Asru: Este cartão é utilizado no gerenciamento de temperatura da máquina,fontes de alimentação e medições dos componentes.



Figura 2.3.b: Foto cartão Asru Fonte: Foto do autor, divulgação concedida pela empresa Automatic Test Experts.

Cartão Control: Este cartão, como o seu próprio nome já, é responsável pelo controle e comunicação entre os módulos da máquina, processamento de dados e responsável pelo chaveamento dos reles.



Figura 2.3.c: Foto cartão *Control.* Fonte: Foto do autor, divulgação concedida pela empresa *Automatic Test Experts*.

• Cartão Access: Consistem em vários relés, caso o teste necessite uso de

determinados sinais, como pulsos, ligação de fontes de alimentação, utilização de cargas resistivas, entre outros.



Figura 2.3.d: Foto cartão Access.

Fonte: Foto do autor, divulgação concedida pela empresa Automatic Test Experts.



Figura 2.3.e: Foto máquina HP3070 Fonte: Foto do autor divulgação concedida pela empresa *Automatic Test Experts*.

2.4. SOFTWARE MÁQUINA HP3070

Para iniciar o processo de desenvolvimento do teste são necessários alguns itens essenciais, os quais estão descritos abaixo:

- Arquivo CAD Elétrico: Arquivo contendo informações de ligações elétricas e ligações entre os componentes, números de nós, pontos de teste (acesso onde os componentes serão testados).
- Esquema Elétrico: Arquivo onde são mostrados todas as ligações, pinagens e Part Numbers de todos os componentes presentes na placa (estas informações serão ilustradas mais adiante).
- **BOM** (*Bill Of Material*): Lista normalmente em formato Excel, contendo todos os valores de resistências, capacitâncias, indutâncias, *part numbers* entre outras informações.
- Amostra da placa a ser testada: Amostra de placa de circuito impresso montada (PCI).
- O software utilizado para o desenvolvimento do arquivo de teste de circuitos eletrônicos é o *Medalist*. A seguir, é feita a apresentação das ferramentas que serão utilizadas neste trabalho.
- Para iniciar o processo de desenvolvimento do teste são necessários alguns itens essenciais descritos abaixo:

2.4.1. Janelas BT-Basic

A janela *BT-Basic* é uma ferramenta muito útil, pois é o ambiente de programação de teste utilizado para executar testes lógicos, exibir arquivos e analises de resultados utilizando uma linguagem exclusiva, baseada em textos e comandos. Com ela podemos realizar aplicações parecidas com a linguagem C. São utilizados comandos na plataforma Unix, como *load* (carregar), *save* (salvar), *exit* (fechar uma janela), entre outros.

Devido a sua flexibilidade de utilização, podemos criar lógicas complexas para manipulação de arquivos que permitem a comunicação com instrumentos externos de medições e gravações. A figura 2.4.1 exibe a janela *BT-basic*.



Figura 2.4.1 - Ilustração da tela inicial do BT-Basic

A parte inferior da janela *basic* consiste em oito funções que são executas quando clicamos diretamente sobre eles ou quando pressionamos as teclas F1 ao F7 e F12, respectivamente: *Edit, Recall Plus, Recall Minus, Execute, Mark, Test Consultant, Pb QStats e Store Line.*

- *Edit* (F1) Alterna da linha de comando para área de trabalho ou da área de trabalho para área de comando.
- *Recall Plus* (F2) Desfaz o comando anterior executado.
- *Recall Minus* (F3) Refaz o comando executado.
- *Execute (F4) ou Enter-* Executa o comando digitado na linha de comando.
- *Mark (F5)*–Possibilita selecionar um determinado intervalo do arquivo exibido.
- Test Consultant (F6) Inicia o IPG Consultant, programa de compilação do software. (Esse recurso será explicado com maior abrangência no decorrer deste trabalho).
- *Pb QStats(F7)* Recurso utilizado para análise estatística e estabilidade de teste na depuração dos testes analógicos e digitais do circuito.
- *Store Line (F12)* Organiza a área de trabalho.

2.4.2. Construção do *Board* e *Board_xy*

Para iniciar a construção do software é necessário utilizar o arquivo *CAD*, para onde são exportados os arquivos board.brd e board.bxy. As informações exportadas do *CAD* não estão no formato padrão que o software HP3070 utiliza.

Então inicia-se uma janela BT-Basic e digita na linha de comando os seguintes comandos:

- 1. load 'board.brd'
- 2. save 'board'
- 3. check board 'board'

O *board.brd* passa a ser o arquivo *board* formatado da maneira padrão com alinhamentos, tabulações em ordem crescente e alfabética.

O *board* contém as informações necessárias para a criação dos testes elétricos como, por exemplo, valores, tolerâncias, pinagens, alimentação e as conexões elétricas de cada componente de um circuito eletrônico.

O *board.bxy* passa pelo mesmo progresso e passa a se chamar board_xy, com os seguintes comandos:

- 1. load 'board.bxy'
- 2. save 'board_xy'
- 3. check boardxy 'board_xy'

O *board.xy* contém as informações de todas as coordenadas (x,y) da placa, formando assim a parte gráfica do software para auxiliar a consulta em caso de reparo de componentes, ou seja, componentes danificados ou ajustes do valor medido no teste *in-circut* de uma HP3070 em uma linha de produção.

É possível testar uma placa ou testar um painel, sendo assim não tem um limite de placas a serem testadas, a única limitação é a configuração da máquina HP3070, ou seja, a quantidade e os tipos de cartões que estão instalados em sua máquina. A representação gráfica é bastante semelhante para qualquer uma das situações citadas anteriormente, a diferença é quando temos um painel, fica visível, a quantidade de placas existentes propriamente no painel, que são cópias da primeira placa existente no seu *board* e *board_xy*.

2.4.3 .Board Consultant

O primeiro aplicativo a ser utilizado na criação do software é o *Board Consultant*, este aplicativo tem por finalidade exibir as informações do *board* e *board_xy* por meio de uma interface gráfica, como valores, tolerâncias, e o número de componentes testados. Este último é um dado muito importante, pois é possível calcular a porcentagem de cobertura de teste da placa que está sendo analisada. Segue o cálculo:

$Cobertura = \frac{n^{\circ} de Componentes testados}{n^{\circ} total de componentes} * 100\%$



Figura 2.4.3 - Ilustração da tela inicial do aplicativo Board Consultant

2.4.3.1. Paleta board consultant

O *Board Consultant* possui uma paleta com um fluxograma mostrado na figura 2.4.3.1, para facilitar a criação e o desenvolvimento do *software*, não sendo obrigatório fazer a mesma sequência de atividades para obter a conclusão do *software*.



Figura 2.4.3.1: Imagem da paleta do Board Consultant

• Create New Board – Cria uma nova placa.

Esta função é utilizada quando se quer criar um teste elétrico e não tem o *CAD*, dessa forma é possível criar um *board* e *board_xy* manualmente.

• Load Existing Board - Carrega uma placa existente.

Quando existe um *board* e *board_xy* prontos ou quando há a necessidade de fazer alguma alteração em um programa pronto.

• View/Edit Painel Data - Visualiza/Edita Painel de dados.

É utilizado quando se pretende criar um painel, definindo o número de placas, o contorno do painel, os lugares dos pinos guias e a criação de blocos que são chamados de *keepout*. Estes blocos são necessários quando uma determinada área necessita ser totalmente livre de qualquer recurso que o software possa colocar.

• *Board Type* - **Tipo de placa.** Insere um nome para a placa em análise.

View/Edit Phisical Board - Visualiza/Edita dados físicos da placa. Cria o contorno da placa e os lugares onde serão colocados os pinos guias específicos da placa.

• View/Edit Board Description - Visualiza/Edita descrição da placa.

É possível criar componentes manualmente colocando valores e pinagens. Também é possível criar nós e trocar o tipo do componente, exemplo: Se tiver um resistor com o valor de 3 ohm, é possível escolher deixar como resistor ou trocar sua descrição para *jumper*.

• View/Edit Test System Data- Visualiza/Edita os dados do sistema de teste.

Nessa etapa insere os nós de *Power*, *GND*, *fixed node* (nós fixos). Trata-se de nós que não podem variar seu estado, determinando seu estado 1 para nível lógico alto e 0 para nível lógico baixo. Determina as famílias, as mais comuns são: TTL, CMOS, dos quais são utilizadas nos testes digitais. Pode-se utilizar relés para determinados sinais, e para isso determina-se os nós que se quer inserir um relé.

• View/Edit Library Data- Visualiza/Edita as bibliotecas de dados.

Para componentes que necessitam de bibliotecas especiais, temos a opção de compilar essas bibliotecas com o intuito de gerar objeto. Essa opção permite verificar os componentes que possuem e que necessitam de bibliotecas, além do acesso dos nós e a configuração da máquina, verificando se está adequada à sua placa, já que cada placa necessita de um número de cartões.

• *Final Compile & Verify*- **Compila e verifica as bibliotecas e os arquivos inseridos para a criação.**

Esta função salva e compila os arquivos restantes onde é possível compilar o *board* e também *board_xy*.

• *Testability Report*- **Reporte de Testabilidade**. Cria um relatório com todos os dados e regras utilizadas na construção do software.

2.4.4. Bibliotecas

O software do HP3070, em seu algoritmo interno, reconhece componentes padrões que tenham dois ou três terminais apenas, como resistores, capacitores, transistores, entre outros, e por este motivo não precisa ser informado como deve testar estes componentes, mas existem os componentes que em sua construção física contém um número maior de terminais, ou seja, para que estes componentes possam ser testados deve-se indicar quais são seus pinos e ligações internas para que o *software* identifique e crie um teste específico para este componente. Este processo se denomina criação de bibliotecas. Exemplos de componentes que necessitam de criação de bibliotecas:

Resistor RPACK



Figura 2.4.4: Resistor rpack com oito terminais Fonte: toko-robot.com

Regulação de Tensão



Figura 2.4.4.a: Regulação de Tensão Fonte: http://octopart.com/rt9043gb-richtek-19505605





Figura 2.4.4.b: Mos Fet canal N Fonte: <u>http://www.dz863.com/pinout-8312989363-RJK03E9DPA/</u>

A criação de biblioteca pode ser feita manualmente em uma janela *BT-BASIC*, ou no assistente *Part Description Editor*, que auxilia na criação de bibliotecas para componentes analógicos. A seguir, a descrição da biblioteca utilizada para o rpack da figura 2.4, na janela *BT-BASIC* e na figura 2.4.c a mesma biblioteca carregada no programa *Part Description Editor* que facilita muito a visualização dos dados inseridos para a criação de sua biblioteca.



Figura 2.4.4.c: Ilustração do Part Description Editor do arquivo rpack oito terminais da Figura 2.4

2.4.5 . IPG TEST CONSULTANT

Este programa cria todos os arquivos de teste que são utilizados para testar a placa de PCB, com as informações obtidas do *board* e *board_xy*.

- Pasta analog: São criados todos os arquivos de teste analógicos para todos os componentes analógicos com acesso em seus respectivos nós.
- **Pasta digital:** São criados todos os arquivos de teste digitais para todos os componentes digitais a partir das bibliotecas criadas anteriormente.
- Pasta debug: Cria-se todos os parâmetros padrões para a depuração dos componentes do circuito.

- **Pasta** *IPG*: Consiste em *logs* informando o *status* do desenvolvimento de cada etapa desenvolvida na construção do *software*.
- Pasta Fixture: Contém informações de ligações do dispositivo de teste (lista de fiação), o arquivo *details* que fornece o histórico de desenvolvimento de teste, dados de furação (*drill*) da PCI, posicionamento das agulhas, *pins* (*fixture*.o) em relação a placa e a máquina HP3070.
- Arquivo Pins: O teste de pins funciona de forma que a máquina manda um sinal em um determinado ponto e aguarda esse mesmo sinal em outro ponto. Essa lógica serve para testar o contato da PCB e do dispositivo de teste, mas, caso este sinal não consiga chegar ao ponto determinado, o software identifica como um ponto aberto acusando falha; neste caso poder ser que um componente não esteja montado, pode ser falta de ligação de *wire wrap* ou a agulha pode não estar encostando no tp.
- Arquivo *Shorts*: A lógica é a mesma de pins, porém este teste verifica se existem curtos na placa ou nas ligações do dispositivo de teste.
- Arquivo *Summary*: Descreve os dados de cobertura de teste, o número de testes dos componentes em paralelo, o número de testes com algum tipo de limitação.
- Arquivo Testorder: Lista cada componente que irá ser testado e indica para o software que tipo de teste ele deve fazer para testar o determinado componente, exemplo: test resistor "r1".
- Arquivo Testplan: O *IPG Test Consultant* cria vários arquivos, o programa que executa esses arquivos de teste em uma sequencia lógica é o testplan.
- Arquivo Wirelist: Arquivo no qual estão listadas todas as conexões entre os pins e os soquetes. Estas ligações devem ser respeitadas para a medição dos componentes possa ser correta e precisa.

Na Figura 2.4.5, mostra a tela inicial do *IPG Test Consultant*, onde são criados todos os arquivos necessários para se testar uma placa de circuito impresso.

Multiple Step Control:	Single Step Execution:	
Not Required	Compile "config" File	-
Not Required	Compile Library Tests	
START & Do	Compile "board" File	
0.0	Compile "board_xy" File	
00?	Generate Initial Fixture Files	
607	Generate Tests Using IPG	
002	Create Custom Tests	
Def	Generate Test Requirements Files	
D0?	Generate Final Fixture Files and Reports	
0.62	Generate Test Object Files	
00?	Generate "testplan"	
Co7 & STOP	Recalculate Dependencies	

Figura 2.4.5: Ilustração da tela inicial do IPG Test Consultant.

2.5. TEST POINTS

Com o avanço tecnológico no mercado de manufatura eletrônica surgiram os componentes *SMDs*. São componentes montados diretamente sobre a superfície da placa de circuito impresso, permitindo o aproveitamento de ambas as faces da PCI.

Esta foi a opção encontrada para miniaturização de circuitos eletrônicos, diferentemente dos componentes *through-hole*, nos quais os componentes são posicionados através de seus terminais em furos passantes na PCI e soldada na face oposta, onde seus acessos para medições são em seus próprios terminais do componente.

Por serem componentes muito pequenos, os engenheiros de design de PCI desenvolveram acessos de medições para os SMDs, os quais chamaram de *test point* ou simplesmente *TP*. Atualmente, as empresas têm substituído em ampla escala o método de montagem *through-hole* por componentes SMDs.

A Figura 2.5 nos mostra os tps, os componentes SMDs e os componentes through-hole.



Figura 2.5: Foto de uma calculadora Casio fx-9750G Inside

Fonte: http://www.petervis.com/Calculators/Casio%20fx-9750G/Casio%20fx-9750G%20Inside.html

2.5.1. AGULHAS (PROBES) E SOQUETES

Para que os componentes possam ser testados é preciso algo que faça a *interface* entre o ponto de teste e o dispositivo de teste, essa *interface* chama se agulhas.

Existem inúmeros tipos de agulhas, cada qual é apropriada para um tipo de acesso e componente na placa PCI. As empresas mais conhecidas no ramo de fabricação de agulhas são: QA, IDI e INGUN. As agulhas precisam de suportes e estes são chamados de soquetes ou receptáculos, onde são fixos no dispositivo de teste. Na Figura 2.5.1, está a ilustração de alguns tipos de agulhas e soquetes e suas dimensões.



Figura 2.5.1: Ilustração dos modelos de agulhas QA Fonte: <u>http://qatech.com/products/probe_pdfs/100-25.pdf</u>

2.5.2. PERSONALITY PINS

Para que os componentes possam ser medidos no software é necessário o contato entre a placa e os cartões da máquina HP3070, para isso é preciso que ocorra também as interligações. Os *pins* são a *interface* entre os cartões da máquina com os soquetes, onde são ligados com *wire wrap* de 30 *AWG* e 28 *AWG*, lembrando que quanto maior a numeração do fio menor é sua espessura. Na Figura 2.5.2 está a representação dos *personality pins*, agulhas e soquetes no dispositivo de teste.



Figura 2.5.2: Ilustração de aplicação de pins, agulhas e soquetes.

Fonte: Manual 3070 User Fundamentals

2.5.3. Medição HP3070

Foi mostrada nas seções anteriores a criação dos testes para a placa de PCI. A partir deste ponto será mostrado como a máquina HP3070 faz as medições de alguns componentes.

Quando carregamos um teste de um resistor em uma janela BT - BASIC o teste é exibido como mostrado a seguir:

! Fixture: EXPRESS disconnect all connect s to "GND" connect i to "N2" resistor 10k, 5,5, re 5, ar 0.1



Figura 2.5.3: Ilustração do esquema de teste para um resistor.



Quando carregamos um teste de um capacitor em uma janela BT - BASIC o teste é exibido como mostrado a seguir:

! Fixture: EXPRESS disconnect all connect s to "GND connect i to "TREE" capacitor 100n, 20,20, fr1024, re3, ar100m,nocomp



Figura 2.5.3.a: Ilustração do esquema de teste para um capacitor.

Fonte: Agilent 3070 user Fundamentals HP7230A Option 100: student workbook.

3. METODOLOGIA

Para a demonstração dos recursos do software exemplificados até então, foi proposto o desenvolvimento de um protótipo de dispositivo de teste de placa de circuito impresso com seus contatos e ligações elétricas.

3.1. PARAMETRIZAÇÃO DO SOFTWARE

A placa utilizada neste trabalho tem como função a amplificação de instrumentos de medição e foi fabricada pela empresa *LABTRIX*, conforme podemos observar na figura 3.1:



Figura 3.1: Foto da placa amplificadora.

Para a criação do software foram utilizados os arquivos:

- Arquivo CAD.
- Esquema Elétrico.
- BOM.
- Gerber (Desenho mecânico da placa).
- Placa montada.

Como descrito na seção 2.4.2, a primeira etapa é a criação do *software* compatível para HP3070 é a geração de um *board* e *board_xy*, para isso são exportadas as informações do arquivo *CAD*.

Após a exportação dos arquivos foi necessário inserir os valores e tolerâncias contidos na *BOM* para cada componente, bibliotecas para alguns componentes como descrito na seção 2.4.4 e a tensão para a energização da placa, todos estes dados são inseridos no *board*. Sendo assim outro arquivo exportado foi o *board_xy* contendo todas as posições x e y e os pontos escolhidos para a colocação das agulhas, ambos os arquivos são descritos na seção 2.4.2 e serão exemplificados na seção de resultados.

Foi utilizado o programa *Board Consultant* conforme a seção 2.4.3, para visualização na forma gráfica do *board* e *board_xy*, demonstrado na figura 3.1.a:



Figura 3.1.a: Os arquivos *Board* e *Board_xy* importados no *Board Consultant*.

Seguindo as etapas para elaboração do arquivo foi utilizado o *IPG TEST CONSULTANT*, este software contém um algoritmo complexo, rápido e eficiente que interpreta cada informação dos componentes descritos no *board* como: tipo, valor, tolerância e criou testes específicos para cada um deles, conforme seção 2.4.5 respeitando sua categoria.

Todos os arquivos de testes necessários para testar a placa amplificadora são criados e salvos nas suas respectivas pastas de forma organizada e intuitiva para melhor manipulação dos dados criados.

O próximo passo foi a escolha das agulhas citadas na seção 2.5.1, para cada *test point*, como esta placa contém componentes *PTH*, eles também foram foi utilizados como acesso. Para a elaboração deste trabalho foi colocada uma agulha de acesso para cada nó.

Após a definição das agulhas, o *software* está pronto para ser executado em uma máquina HP3070 e testar todos componentes da placa amplificadora.

Analisando o esquema elétrico juntamente com o cliente, foram definidos alguns pontos cruciais no circuito que necessitariam de uma atenção especial aos seus sinais, onde suas tensões e correntes fossem medidas de acordo com cada característica do sinal.

Abaixo a tabela com todos os pontos citados acima e a seguir o esquema elétrico onde foram retiradas as informações para a criação dos testes e da tabela.

PONTO	NOME DO NÓ	TENSÃO(V)	CORRENTE	VARIAÇÃO (V)	STATUS
TP1	+10REF	10		$\pm 0,1$	Medição
TP2	RTD-	200m		$\pm 2m V$	Medição
TP3	HB-	5		±0,1	Medição
TP4	N3031220				Leitura
TP5	VZERO	2,5		±0,1	Medição
TP6	+15 V	15		±0,5	Medição
TP7	-5 V	-5		±0,2	Medição
	N3030954				Leitura

Tabela 1: Ilustração dos pontos escolhidos pelo cliente

<u>Observação:</u> As células com a simbologia -----, representam os sinais que não foram listados e que podem ser desconsiderados, não por não serem importantes, mas pelo tipo de teste utilizado em cada ponto.

Foi criado no software um teste com o nome de *POWER_NODES*, para atender as especificações do cliente na cobertura de medição desses pontos.



Figura 3.1.b: Primeira página do esquema elétrico da placa amplificadora. Fonte: Divulgação concedida pela empresa Labtrix.



Figura 3.1.c: Segunda página do esquema elétrico da placa amplificadora. Fonte: Divulgação concedida pela empresa Labtrix.



Figura 3.1.d: Terceira página do esquema elétrico da placa amplificadora. Fonte: Divulgação concedida pela empresa Labtrix.

4. RESULTADOS

Através de todas as informações e arquivos criados e citados neste trabalho, não foi possível construir um dispositivo de teste, devido ao alto custo de seus materiais, pois a maioria de seus componentes é importada.

Como foi comentado na seção anterior, é apresentada a seguir a estrutura do arquivo *board* finalizado. (Para melhor compreensão e visualização do arquivo foram retirados alguns componentes de cada seção, mas sua formatação e sequência não foram alteradas).

```
1_____
!AGILENT ICT BOARD CONFIGURATION FORMAT Tue Sep 11, 2012 7:42:15 AM
! board
HEADING
 "TCC - PROJETO: AMPLIFICADOR DE INSTRUMENTO AGO 2012 BRAZIL";
GLOBAL OPTIONS
 Fixture Type
             EXPRESS;
 Fixture Size
             BANK2;
 Top Probes Allowed OFF;
 Heavy Probe Force 8;
 Light Probe Force
                   4;
 WireWrapping MANUAL;
FIXED NODE OPTIONS
 +10VREF Family ALL is 1;
 +15V Family ALL is 1;
 +24VINT Family ALL is 1;
 GND Family ALL is 0;
 +24VINT Supply 4 At 24 Volts, 0.5 Amps;
 GND GROUND;
LIBRARY OPTIONS
 "./custom lib"
CAPACITOR
 C1 10u 10 10 f;
C2 100n 10 10 f;
 C3
         10u
               10 10 f;
 C14
          10u
               10 10 f;
 C15
         100n
               10 10 f;
          10n 10 10 f;
 C21
         100n 10 10 f;
 C22
           1u 10 10 f;
 C23
CONNECTOR
 PT1
         NT;
 PT2
         NT;
 PT3
         NT;
```

Figura 4: Imagem do programa Board finalizado.

DIODE D1 D2	0.8	0.4;	
DIU	0.8	0.4;	
F1	1;		
JUMPER JS1	CLOSED;		
PIN LIBRARY SW1 U2 U3 U5 U6	PN"chave" PN"tl072" PN"lm7815 PN"lm7910 PN"lm35";	; ; "; 5";	
POTENTIOMET P1	'ER 2 k	5	5:
P2 P3	5 k 5 k	5 5	5; 5; 5;
RESISTOR	1.01	1	1 6
RI R2	10k 49.9k	1 5	1 f; 5 f;
R3	49.9k	5	5 f; 1 f.
R25 R26	3.9k 10k	1	1 I; 1 f;
R27	47	5	5 f;
R28 R29	2.2k 15k	5	5 f; 5 f:
R30	47	5	5 f;
R31	10k	5	5 f;
R32	4./K	5	5 I;
TRANSISTOR			
Q1	200	50 m	1;
QΖ	200	50 r.	1;

Figura 4a: Continuação imagem do programa Board finalizado.

A seguir a estrutura do arquivo *board_xy* finalizado. (Para melhor compreensão e visualização do arquivo também foram retiradas algumas coordenadas de cada seção, mas sua formatação e sequência não foram alteradas).

UNITS MILS; SCALE 0.1; PLACEMENT 28697,-20211 0.00; OUTLINE 18900, 71650 18900, 28350 81100, 28350 81100, 71650; NODE +24VINT ALTERNATES 31250, 49500 BOTH NO_PROBE; 42000, 49500 BOTH NO_PROBE; 20000, 34000 BOTH NO_PROBE; 20000, 38000 BOTH NO_PROBE; 20000, 38000 BOTH NO_PROBE; 20000, 38000 BOTH NO_PROBE; 33500, 44000 BOTH NO_PROBE; 59500, 44000 BOTH NO_PROBE; 59500, 44000 BOTH NO_PROBE; 33500, 44000 BOTH NO_PROBE; 32900, 35100 BOTH NO_PROBE; 32900, 35100 BOTH NO_PROBE; 0THER ALTERNATES 32900, 35100 BOTH NO_PROBE; 38000, 68500 U3.VI MANDATORY; 38190, 53750 PT15.1 MANDATORY; 38190, 61250 PT14.1 MANDATORY; 38190, 61250 PT14.1 MANDATORY; 46500, 57000 U6.+VS MANDATORY; 46500, 57000 U6.+VS MANDATORY; 46500, 58000 U6.GND NO_PROBE; 51970, 40270 SW1.X2 MANDATORY NO_MANUAL; 51970, 40270 SW1.X2 MANDATORY NO_MANUAL;
UNITS MILS; SCALE 0.1; PLACEMENT 28697,-20211 0.00; OUTLINE 18900, 71650 18900, 726350 81100, 71650; NODE +24VINT ALTERNATES 31250, 49500 BOTH NO_PROBE; 42000, 34000 BOTH NO_PROBE; 20000, 34000 BOTH NO_PROBE; 30500, 44000 BOTH NO_PROBE; 59500, 44000 BOTH NO_PROBE; 59500, 44000 BOTH NO_PROBE; S0500, 44000 BOTH NO_PROBE; 00THER ALTERNATES 32900, 35100 BOTH NO_PROBE; 00THER ALTERNATES 38000, 68500 U3.VI MANDATORY; 38190, 53750 PT15.1 MANDATORY; 38190, 61250 PT14.1 MANDATORY; 38190, 61250 PT14.1 MANDATORY; 46500, 57000 U6.VO PREFERED NO_MANUAL; 46500, 57000 U6.VO PREFERED NO_MANUAL; 46500, 57000 U6.VO PROBE; 51970, 40270 SW1.X2 MANDATORY; NO_MANUAL;
SCALE 0.1; PLACEMENT 28697,-20211 0.00; OUTLINE 18900, 71650 18900, 28350 81100, 71650; NODE +24VINT ALTERNATES 31250, 49500 BOTH NO_PROBE; 42000, 49500 BOTH NO_PROBE; 20000, 34000 BOTH NO_PROBE; 20000, 34000 BOTH NO_PROBE; 20000, 38000 BOTH NO_PROBE; 20000, 38000 BOTH NO_PROBE; 30500, 44000 BOTH NO_PROBE; 59500, 44000 BOTH NO_PROBE; 59500, 44000 BOTH NO_PROBE; 32900, 35100 BOTH NO_PROBE; OTHER ALTERNATES 32900, 35100 BOTH NO_PROBE; OTHER ALTERNATES 38000, 68500 U3.VI MANDATORY; 38190, 53750 PT15.1 MANDATORY; 38190, 61250 PT14.1 MANDATORY; 46500, 57000 U6.VO PREFERED NO_MANUAL; 46500, 57000 U6.VO PROBE; 51970, 40270 SW1.X2 MANDATORY NO_MANUAL; 51970, 53750 PT9.1 MANDATORY NO_MANUAL;
PLACEMENT 28697,-20211 0.00; OUTLINE 18900, 71650 18900, 28350 81100, 28350 81100, 71650; NODE +24VINT ALTERNATES 31250, 49500 BOTH NO_PROBE; 42000, 49500 BOTH NO_PROBE; 20000, 34000 BOTH NO_PROBE; 20000, 38000 BOTH NO_PROBE; 20000, 38000 BOTH NO_PROBE; 33500, 44000 BOTH NO_PROBE; 59500, 44000 BOTH NO_PROBE; 59500, 44000 BOTH NO_PROBE; S9500, 44000 BOTH NO_PROBE; S9500, 44000 BOTH NO_PROBE; 00DE X3 ALTERNATES 32900, 35100 BOTH NO_PROBE; 0THER ALTERNATES 38000, 68500 U3.VI MANDATORY; 38190, 53750 PT15.1 MANDATORY; 38190, 61250 PT15.1 MANDATORY; 46500, 57500 U6.VO PREFERED NO_MANUAL; 46500, 57000 U6.VO PREFERED NO_MANUAL; 51970, 40270 SW1.X2 MANDATORY NO MANUAL;
OUTLINE 18900, 71650 18900, 28350 81100, 28350 81100, 71650; NODE +24VINT ALTERNATES 31250, 49500 BOTH NO_PROBE; 42000, 49500 BOTH NO_PROBE; NODE GND ALTERNATES 20000, 34000 BOTH NO_PROBE; 20000, 38000 BOTH NO_PROBE; NODE VZERO ALTERNATES 33500, 44000 BOTH NO_PROBE; NODE VZERO ALTERNATES 33500, 44000 BOTH NO_PROBE; NODE X3 ALTERNATES 32900, 35100 BOTH NO_PROBE; OTHER ALTERNATES 38000, 68500 U3.VI MANDATORY; 38190, 53750 PT15.1 MANDATORY; 38190, 53750 PT14.1 MANDATORY; 46500, 57500 U6.VO PREFERED NO_MANUAL; 46500, 57000 U6.+VS MANDATORY; 46500, 57000 U6.+VS MANDATORY; 31970, 40270 SW1.X2 MANDATORY NO MANUAL;
18900, 71650 18900, 28350 81100, 28350 81100, 71650; NODE +24VINT ALTERNATES 31250, 49500 BOTH NO_PROBE; 42000, 49500 BOTH NO_PROBE; 42000, 49500 BOTH NO_PROBE; 20000, 34000 BOTH NO_PROBE; 20000, 38000 BOTH NO_PROBE; 20000, 38000 BOTH NO_PROBE; 20000, 38000 BOTH NO_PROBE; 00DE VZERO ALTERNATES 33500, 44000 BOTH NO_PROBE; 59500, 44000 BOTH NO_PROBE; NODE X3 ALTERNATES 32900, 35100 BOTH NO_PROBE; OTHER ALTERNATES 38190, 61250 PT15.1 MANDATORY; 38190, 61250 PT15.1 MANDATORY; 38190, 53750 UG.VO PREFERRED NO_MANUAL; 46500, 57000 UG.+VS MANDATORY; 46500, 57000 UG.+VS MANDATORY; 46500, 57000 UG.+VS MANDATORY; 46500, 57000 UG.+VS MANDATORY NO_MANUAL; 51970, 40270 SW1.X2 MANDATORY NO_MANUAL; 51970, 53750 PT3.1 MANDATORY NO MANUAL;
18300, 28350 81100, 28350 81100, 71650; NODE +24VINT ALTERNATES 31250, 49500 BOTH NO_PROBE; 42000, 49500 BOTH NO_PROBE; 20000, 34000 BOTH NO_PROBE; 20000, 34000 BOTH NO_PROBE; 20000, 38000 BOTH NO_PROBE; 20000, 38000 BOTH NO_PROBE; NODE VZERO ALTERNATES 33500, 44000 BOTH NO_PROBE; 59500, 44000 BOTH NO_PROBE; 59500, 44000 BOTH NO_PROBE; 0THER ALTERNATES 32900, 35100 BOTH NO_PROBE; OTHER ALTERNATES 38190, 68500 U3.VI MANDATORY; 38190, 53750 PT15.1 MANDATORY; 38190, 61250 PT14.1 MANDATORY; 46000, 57500 U6.VO PREFERRED NO_MANUAL; 46500, 57000 U6.+VS MANDATORY; 46500, 57000 U6.+VS MANDATORY; 46500, 57000 U6.+VS MANDATORY; 46500, 57000 U6.+VS MANDATORY; 51970, 40270 SW1.X2 MANDATORY NO_MANUAL; 51970, 53750 PT3.1 MANDATORY NO_MANUAL;
<pre>81100, 28350 81100, 71650; NODE +24VINT ALTERNATES 31250, 49500 BOTH NO_PROBE; 42000, 49500 BOTH NO_PROBE; 42000, 34000 BOTH NO_PROBE; 20000, 34000 BOTH NO_PROBE; 20000, 38000 BOTH NO_PROBE; 20000, 38000 BOTH NO_PROBE; NODE VZERO ALTERNATES 33500, 44000 BOTH NO_PROBE; 59500, 44000 BOTH NO_PROBE; NODE X3 ALTERNATES 32900, 35100 BOTH NO_PROBE; OTHER ALTERNATES 38190, 53750 PT15.1 MANDATORY; 38190, 53750 PT15.1 MANDATORY; 38190, 51250 PT14.1 MANDATORY; 46000, 57500 U6.VO PREFERRED NO_MANUAL; 46500, 57000 U6.+VS MANDATORY; 46500, 57000 U6.+VS MANDATORY; 51970, 40270 SW1.X2 MANDATORY NO_MANUAL; 51970, 53750 PT9.1 MANDATORY NO_MANUAL;</pre>
81100, 71650; NODE +24VINT ALTERNATES 31250, 49500 BOTH NO_PROBE; 42000, 49500 BOTH NO_PROBE; NODE GND ALTERNATES 20000, 34000 BOTH NO_PROBE; 20000, 38000 BOTH NO_PROBE; 20000, 38000 BOTH NO_PROBE; NODE VZERO ALTERNATES 33500, 44000 BOTH NO_PROBE; 59500, 44000 BOTH NO_PROBE; NODE X3 ALTERNATES 32900, 35100 BOTH NO_PROBE; OTHER ALTERNATES 38000, 68500 U3.VI MANDATORY; 38190, 53750 PT15.1 MANDATORY; 38190, 61250 PT14.1 MANDATORY; 38190, 61250 PT14.1 MANDATORY; 46000, 57500 U6.VO PREFERRED NO_MANUAL; 46500, 57000 U6.+VS MANDATORY; 46500, 57000 U6.+VS MANDATORY; 46500, 57000 U6.+VS MANDATORY; 51970, 40270 SW1.X2 MANDATORY NO_MANUAL; 51970, 53750 PT9.1 MANDATORY NO_MANUAL;
NODE +24VINT ALTERNATES 31250, 49500 BOTH NO_PROBE; 42000, 49500 BOTH NO_PROBE; NODE GND ALTERNATES 20000, 34000 BOTH NO_PROBE; 20000, 38000 BOTH NO_PROBE; 20000, 38000 BOTH NO_PROBE; NODE VZERO ALTERNATES 33500, 44000 BOTH NO_PROBE; 59500, 44000 BOTH NO_PROBE; NODE X3 ALTERNATES 32900, 35100 BOTH NO_PROBE; OTHER ALTERNATES 38000, 68500 U3.VI MANDATORY; 38190, 53750 PT15.1 MANDATORY; 38190, 61250 PT14.1 MANDATORY; 38190, 61250 PT14.1 MANDATORY; 46000, 57500 U6.VO PREFERRED NO_MANUAL; 46500, 57000 U6.HVS MANDATORY; 46500, 57000 U6.HVS MANDATORY; 46500, 57000 U6.HVS MANDATORY; 51970, 40270 SW1.X2 MANDATORY NO_MANUAL; 51970, 53750 PT9.1 MANDATORY NO_MANUAL;
ALTERNATES 31250, 49500 BOTH NO_PROBE; 42000, 49500 BOTH NO_PROBE; NODE GND ALTERNATES 20000, 34000 BOTH NO_PROBE; 20000, 38000 BOTH NO_PROBE; 20000, 38000 BOTH NO_PROBE; NODE VZERO ALTERNATES 33500, 44000 BOTH NO_PROBE; 59500, 44000 BOTH NO_PROBE; NODE X3 ALTERNATES 32900, 35100 BOTH NO_PROBE; OTHER ALTERNATES 38000, 68500 U3.VI MANDATORY; 38190, 53750 PT15.1 MANDATORY; 38190, 61250 PT14.1 MANDATORY; 38190, 61250 PT14.1 MANDATORY; 38190, 61250 PT14.1 MANDATORY; 46500, 57500 U6.VO PREFERRED NO_MANUAL; 46500, 57000 U6.+VS MANDATORY; 46500, 57000 U6.HVS MANDATORY; 31970, 40270 SW1.X2 MANDATORY NO_MANUAL; 51970, 40270 SW1.X2 MANDATORY NO_MANUAL;
<pre>31250, 49500 BOTH NO_PROBE; 42000, 49500 BOTH NO_PROBE; NODE GND ALTERNATES 20000, 34000 BOTH NO_PROBE; 20000, 38000 BOTH NO_PROBE; 20000, 38000 BOTH NO_PROBE; NODE VZERO ALTERNATES 33500, 44000 BOTH NO_PROBE; 59500, 44000 BOTH NO_PROBE; NODE X3 ALTERNATES 32900, 35100 BOTH NO_PROBE; OTHER ALTERNATES 38000, 68500 U3.VI MANDATORY; 38190, 53750 PT15.1 MANDATORY; 38190, 61250 PT14.1 MANDATORY; 38190, 61250 PT14.1 MANDATORY; 46000, 57500 U6.VO PREFERRED NO_MANUAL; 46500, 57000 U6.+VS MANDATORY; 46500, 57000 U6.+VS MANDATORY; 51970, 40270 SW1.X2 MANDATORY NO_MANUAL; 51970, 53750 PT9.1 MANDATORY NO_MANUAL;</pre>
42000, 49500 BOTH NO_PROBE; NODE GND ALTERNATES 20000, 34000 BOTH NO_PROBE; 20000, 38000 BOTH NO_PROBE; 20000, 38000 BOTH NO_PROBE; NODE VZERO ALTERNATES 33500, 44000 BOTH NO_PROBE; S9500, 44000 BOTH NO_PROBE; NODE X3 ALTERNATES 32900, 35100 BOTH NO_PROBE; OTHER ALTERNATES 38000, 68500 U3.VI MANDATORY; 38190, 53750 PT15.1 MANDATORY; 38190, 61250 PT14.1 MANDATORY; 38190, 61250 PT14.1 MANDATORY; 46500, 57000 U6.VO PREFERED NO_MANUAL; 46500, 57000 U6.+VS MANDATORY; 46500, 57000 U6.+VS MANDATORY; 51970, 40270 SW1.X2 MANDATORY NO_MANUAL; 51970, 53750 PT9.1 MANDATORY NO_MANUAL;
NODE GND ALTERNATES 20000, 34000 BOTH NO_PROBE; 20000, 38000 BOTH NO_PROBE; 20000, 38000 BOTH NO_PROBE; NODE VZERO ALTERNATES 33500, 44000 BOTH NO_PROBE; 59500, 44000 BOTH NO_PROBE; NODE X3 ALTERNATES 32900, 35100 BOTH NO_PROBE; OTHER ALTERNATES 38000, 68500 U3.VI MANDATORY; 38190, 53750 PT15.1 MANDATORY; 38190, 61250 PT14.1 MANDATORY; 38190, 61250 PT14.1 MANDATORY; 46000, 57500 U6.VO PREFERRED NO_MANUAL; 46500, 57000 U6.+VS MANDATORY; 46500, 57000 U6.+VS MANDATORY; 46500, 58000 U6.GND NO_PROBE; 51970, 40270 SW1.X2 MANDATORY NO_MANUAL; 51970, 53750 PT9.1 MANDATORY NO_MANUAL;
ALTERNATES 2000, 34000 BOTH NO_PROBE; 2000, 38000 BOTH NO_PROBE; NODE VZERO ALTERNATES 33500, 44000 BOTH NO_PROBE; 59500, 44000 BOTH NO_PROBE; NODE X3 ALTERNATES 32900, 35100 BOTH NO_PROBE; OTHER ALTERNATES 38000, 68500 U3.VI MANDATORY; 38190, 53750 PT15.1 MANDATORY; 38190, 61250 PT14.1 MANDATORY; 46000, 57500 U6.VO PREFERRED NO_MANUAL; 46500, 57000 U6.+VS MANDATORY; 46500, 57000 U6.+VS MANDATORY; 46500, 57000 U6.YO PROBE; 51970, 40270 SW1.X2 MANDATORY NO_MANUAL; 51970, 53750 PT9.1 MANDATORY NO MANUAL;
20000, 34000 BOTH NO_PROBE; 20000, 38000 BOTH NO_PROBE; NODE VZERO ALTERNATES 33500, 44000 BOTH NO_PROBE; 59500, 44000 BOTH NO_PROBE; NODE X3 ALTERNATES 32900, 35100 BOTH NO_PROBE; OTHER ALTERNATES 38000, 68500 U3.VI MANDATORY; 38190, 53750 PT15.1 MANDATORY; 38190, 61250 PT14.1 MANDATORY; 46000, 57500 U6.VO PREFERRED NO_MANUAL; 46500, 57000 U6.+VS MANDATORY; 46500, 58000 U6.GND NO_PROBE; 51970, 40270 SW1.X2 MANDATORY NO_MANUAL; 51970, 53750 PT9.1 MANDATORY NO_MANUAL;
2000, 38000 BOTH NO_PROBE; NODE VZERO ALTERNATES 33500, 44000 BOTH NO_PROBE; 59500, 44000 BOTH NO_PROBE; NODE X3 ALTERNATES 32900, 35100 BOTH NO_PROBE; OTHER ALTERNATES 38000, 68500 U3.VI MANDATORY; 38190, 53750 PT15.1 MANDATORY; 38190, 61250 PT14.1 MANDATORY; 46000, 57500 U6.VO PREFERRED NO_MANUAL; 46500, 57000 U6.+VS MANDATORY; 46500, 57000 U6.+VS MANDATORY; 46500, 58000 U6.GND NO_PROBE; 51970, 40270 SW1.X2 MANDATORY NO_MANUAL; 51970, 53750 PT9.1 MANDATORY NO_MANUAL;
NODE VZERO ALTERNATES 33500, 44000 BOTH NO_PROBE; 59500, 44000 BOTH NO_PROBE; NODE X3 ALTERNATES 32900, 35100 BOTH NO_PROBE; OTHER ALTERNATES 38000, 68500 U3.VI MANDATORY; 38190, 53750 PT15.1 MANDATORY; 38190, 61250 PT14.1 MANDATORY; 46000, 57500 U6.VO PREFERRED NO_MANUAL; 46500, 57000 U6.+VS MANDATORY; 46500, 58000 U6.GND NO_PROBE; 51970, 40270 SW1.X2 MANDATORY NO_MANUAL; 51970, 53750 PT9.1 MANDATORY NO_MANUAL;
ALTERNATES 33500, 44000 BOTH NO_PROBE; 59500, 44000 BOTH NO_PROBE; NODE X3 ALTERNATES 32900, 35100 BOTH NO_PROBE; OTHER ALTERNATES 38000, 68500 U3.VI MANDATORY; 38190, 53750 PT15.1 MANDATORY; 38190, 61250 PT14.1 MANDATORY; 46000, 57500 U6.VO PREFERRED NO_MANUAL; 46500, 57000 U6.+VS MANDATORY; 46500, 57000 U6.+VS MANDATORY; 46500, 58000 U6.GND NO_PROBE; 51970, 40270 SW1.X2 MANDATORY NO_MANUAL; 51970, 53750 PT9.1 MANDATORY NO MANUAL;
33500, 44000 BOTH NO_PROBE; 59500, 44000 BOTH NO_PROBE; NODE X3 ALTERNATES 32900, 35100 BOTH NO_PROBE; OTHER ALTERNATES 38000, 68500 U3.VI MANDATORY; 38190, 53750 PT15.1 MANDATORY; 38190, 61250 PT14.1 MANDATORY; 46000, 57500 U6.VO PREFERRED NO_MANUAL; 46500, 57000 U6.+VS MANDATORY; 46500, 57000 U6.+VS MANDATORY; 46500, 58000 U6.GND NO_PROBE; 51970, 40270 SW1.X2 MANDATORY NO_MANUAL; 51970, 53750 PT9.1 MANDATORY NO MANUAL;
59500, 44000 BOTH NO_PROBE; NODE X3 ALTERNATES 32900, 35100 BOTH NO_PROBE; OTHER ALTERNATES 38000, 68500 U3.VI MANDATORY; 38190, 53750 PT15.1 MANDATORY; 38190, 61250 PT14.1 MANDATORY; 46000, 57500 U6.VO PREFERRED NO_MANUAL; 46500, 57000 U6.+VS MANDATORY; 46500, 57000 U6.+VS MANDATORY; 46500, 58000 U6.GND NO_PROBE; 51970, 40270 SW1.X2 MANDATORY NO_MANUAL; 51970, 53750 PT9.1 MANDATORY NO_MANUAL;
NODE X3 ALTERNATES 32900, 35100 BOTH NO_PROBE; OTHER ALTERNATES 38000, 68500 U3.VI MANDATORY; 38190, 53750 PT15.1 MANDATORY; 38190, 61250 PT14.1 MANDATORY; 46000, 57500 U6.VO PREFERRED NO_MANUAL; 46500, 57000 U6.+VS MANDATORY; 46500, 57000 U6.+VS MANDATORY; 46500, 58000 U6.GND NO_PROBE; 51970, 40270 SW1.X2 MANDATORY NO_MANUAL; 51970, 53750 PT9.1 MANDATORY NO MANUAL;
ALTERNATES 32900, 35100 BOTH NO_PROBE; OTHER ALTERNATES 38000, 68500 U3.VI MANDATORY; 38190, 53750 PT15.1 MANDATORY; 38190, 61250 PT14.1 MANDATORY; 46000, 57500 U6.VO PREFERRED NO_MANUAL; 46500, 57000 U6.+VS MANDATORY; 46500, 58000 U6.GND NO_PROBE; 51970, 40270 SW1.X2 MANDATORY NO_MANUAL; 51970, 53750 PT9.1 MANDATORY NO_MANUAL;
32900, 35100 BOTH NO_PROBE; OTHER ALTERNATES 38000, 68500 U3.VI MANDATORY; 38190, 53750 PT15.1 MANDATORY; 38190, 61250 PT14.1 MANDATORY; 46000, 57500 U6.VO PREFERRED NO_MANUAL; 46500, 57000 U6.+VS MANDATORY; 46500, 58000 U6.GND NO_PROBE; 51970, 40270 SW1.X2 MANDATORY NO_MANUAL; 51970, 53750 PT9.1 MANDATORY NO_MANUAL;
OTHER ALTERNATES 38000, 68500 U3.VI MANDATORY; 38190, 53750 PT15.1 MANDATORY; 38190, 61250 PT14.1 MANDATORY; 46000, 57500 U6.VO PREFERRED NO_MANUAL; 46500, 57000 U6.+VS MANDATORY; 46500, 58000 U6.GND NO_PROBE; 51970, 40270 SW1.X2 MANDATORY NO_MANUAL; 51970, 53750 PT9.1 MANDATORY NO_MANUAL;
ALTERNATES 38000, 68500 U3.VI MANDATORY; 38190, 53750 PT15.1 MANDATORY; 38190, 61250 PT14.1 MANDATORY; 46000, 57500 U6.VO PREFERRED NO_MANUAL; 46500, 57000 U6.+VS MANDATORY; 46500, 58000 U6.GND NO_PROBE; 51970, 40270 SW1.X2 MANDATORY NO_MANUAL; 51970, 53750 PT9.1 MANDATORY NO MANUAL;
<pre>38000, 68500 U3.VI MANDATORY; 38190, 53750 PT15.1 MANDATORY; 38190, 61250 PT14.1 MANDATORY; 46000, 57500 U6.VO PREFERRED NO_MANUAL; 46500, 57000 U6.+VS MANDATORY; 46500, 58000 U6.GND NO_PROBE; 51970, 40270 SW1.X2 MANDATORY NO_MANUAL; 51970, 53750 PT9.1 MANDATORY NO MANUAL;</pre>
<pre>38190, 53750 PT15.1 MANDATORY; 38190, 61250 PT14.1 MANDATORY; 46000, 57500 U6.VO PREFERRED NO_MANUAL; 46500, 57000 U6.+VS MANDATORY; 46500, 58000 U6.GND NO_PROBE; 51970, 40270 SW1.X2 MANDATORY NO_MANUAL; 51970, 53750 PT9.1 MANDATORY NO MANUAL;</pre>
<pre>38190, 61250 PT14.1 MANDATORY; 46000, 57500 U6.VO PREFERRED NO_MANUAL; 46500, 57000 U6.+VS MANDATORY; 46500, 58000 U6.GND NO_PROBE; 51970, 40270 SW1.X2 MANDATORY NO_MANUAL; 51970, 53750 PT9.1 MANDATORY NO MANUAL;</pre>
46000, 57500 U6.VO PREFERRED NO_MANUAL; 46500, 57000 U6.+VS MANDATORY; 46500, 58000 U6.GND NO_PROBE; 51970, 40270 SW1.X2 MANDATORY NO_MANUAL; 51970, 53750 PT9.1 MANDATORY NO MANUAL;
46500, 57000 U6.+VS MANDATORY; 46500, 58000 U6.GND NO_PROBE; 51970, 40270 SW1.X2 MANDATORY NO_MANUAL; 51970, 53750 PT9.1 MANDATORY NO MANUAL;
46500, 58000 U6.GND NO_PROBE; 51970, 40270 SW1.X2 MANDATORY NO_MANUAL; 51970, 53750 PT9.1 MANDATORY NO MANUAL;
51970, 40270 SW1.X2 MANDATORY NO_MANUAL; 51970, 53750 pt9.1 MANDATORY NO MANUAL;
51970, 53750 PT9.1 MANDATORY NO MANUAL;
· · · · · · · · · · · · · · · · · · ·
71650, 38750 PT4.1 MANDATORY;
71650, 46250 PT3.1 MANDATORY NO_MANUAL;
71650, 53750 PT2.1 MANDATORY NO_MANUAL;
71650, 61250 PT1.1 MANDATORY;
DEVICES
U1 TOP
60600, 39200
64400, 37800;
U4 TOP
50300, 68400
51700, 66600;

Figura 4.b: Imagem do programa *Board_XY* finalizado.

4.1 PROTÓTIPO DO DISPOSITIVO DE TESTE

Para a placa amplificadora citada anteriormente comprovar a eficácia na criação do *software*, foi desenvolvido um protótipo de dispositivo com dimensões menores, mas com as características de um dispositivo de teste real, para que seja possível ter uma compreensão melhor dos programas e arquivos criados.

A partir do *gerber* juntamente com os softwares *AUTOCAD* e *CAM 350*, foi possível a criação mecânica de um protótipo de dispositivo de teste com desenvolvimento de *layout* mecânico e furação na *CNC*.

Os materiais utilizados para a construção foram:

- Fibra G10 na espessura de 6,35mm
- Fibra G10 na espessura de 12 mm
- 40 Soquetes100 *mills*
- 2 Soquetes de 75 mills
- 43 Personality Pins
- 2 Brocas Ø 3,9 mm
- 8 Parafusos *Philips* Cabeça Chata M4X12

- 8 Parafusos Allen M4X20
- Molas adesivas
- 2 Knob macho M4
- 9 Stoppers
- Tinta e Verniz *spray*
- Fio *wire wrap* de 28 AWG nas cores (azul, vermelho e preto)

A montagem do protótipo foi relativamente simples, pois todos os cortes e furos na fibra foram feitos na *CNC*. Para ilustrar melhor, podemos observar o processo de montagem nas figuras 4.1.1, 4.1.2, 4.1.3.

As figuras 4.1.4, 4.1.5, 4.1.6 e 4.1.7 mostram as vistas frontal, superior e interna do protótipo, respectivamente.



Figura 4.1.1: Foto do *Top Plate* (onde agulhas e pins são inseridos).



Figura 4.1.2: Foto do *Top Probe* (local onde a placa se encaixa para ser testada).



Figura 4.1.3: Foto das fibras G10 sem pintura (laterais do protótipo).



Figura 4.1.4: Foto do protótipo finalizado.



Figura 4.1.5: Vista frontal do protótipo.



Figura 4.1.6: Vista superior Top probe finalizado.



Figura 4.1.7: Vista interna das ligações do protótipo.

4. CONCLUSÃO

Ao término da montagem descrita na seção anterior, foi possível atender o objetivo proposto neste trabalho que pretendia desenvolver um protótipo de dispositivo de teste para demonstrar o funcionamento mecânico necessário nestes casos e desenvolver testes elétricos para uma placa amplificadora a partir de arquivos elétricos (*CAD*) e mecânicos (*GERBER*), para provar que podem ser desenvolvidos testes elétricos para qualquer tipo de placa de circuito impresso, (desde que a placa possua *testpoint*), podendo ser mensurado todos os componentes através de uma máquina HP3070 para um dispositivo de teste ou com um multímetro para o protótipo construído exclusivamente para este trabalho, se assim for desejado.

A máquina HP3070 é utilizada em grandes montadoras, pois estes testes eletrônicos, citados neste trabalho possibilitam a montagem corretas de placas de circuito impresso em grandes escala, por exemplo, placas de impressoras pode-se realizar a seguinte conta:

 N° de placas= 260 placas por hora x 21 horas = 5.460 por dia e placas de notebook a conta será:

 N° de placas= 60 placas por hora x 21 horas = 1.260 por dia

Essa conta pode variar dependendo da empresa e o ritmo de trabalho que ela exerce. Estes dados são com base em uma produção de uma empresa que trabalha três turnos sendo sua carga horária total de 21 horas por dia.

O valor de uma máquina HP3070 está entre \$50.000,00 dólares até \$200.000,00 dólares dependo do número e tipos de cartões existentes na configuração nessa máquina.

O setup da máquina para um dispositivo de teste se resume em colocar o software na *CPU* ou Work Station e ligar a máquina (*Testhead*). Em máquinas com dois módulos o *Testhead* é ligado em média 3minutos até 5 minutos e em máquinas com quatro módulos o *Testhead* é ligado em média 7 minutos até 10 minutos, sendo que cada dispositivo deve respeitar a configuração da máquina e cada cartão no seu *slot*, não podendo ter divergências entre o *software*, o dispositivo de teste e a máquina HP3070.

As aplicações de testes eletrônicos nas empresas estão aumentando a cada dia. Estes testes, por sua vez, estão sendo utilizados amplamente em quase tudo que conhecemos como, por exemplo, na área da informática, automobilística, eletroeletrônica, entre outras, devido à necessidade de controle de qualidade, segurança nos produtos fabricados e na redução de custos nas linhas de montagem.

REFERÊNCIAS BIBLIOGRÁFICAS

AGILENT. "**HP3070 Series II board Test Family**: Test Methods and Specifications". Publicação Técinica. 1992

AGILENT. "**Agilent 3070 user Fundamentals HP7230A Option 100: student workbook**". Publicação Técnica. June,2002

AGILENT. "**Agilent 3070 user Fundamentals**". Publicação Técnica. 2002

AGILENT. Manual em pdf **05_31_DEVEL_ux.BOOK**: Test and Fixture Development. Disponível em: <<u>http://www.home.agilent.com/upload/cmc_upload/All/05_31_DEVEL_ux.BOOK.pdf?&cc=BR&lc=por</u>>. Acesso em 05/03/2012.

AGILENT. Manual em pdf **05_31_TOOLSUX**: Test and Fixture Development. Disponível em: <<u>http://www.home.agilent.com/upload/cmc_upload/All/05_31_TOOLSUX.pdf?&cc=BR&lc=por</u>>. Acesso em 05/03/2012.

QA. Arquivo em pdf sobre agulhas. Disponível em:<<u>http://qatech.com/products/probe_pdfs/100-25.pdf</u>>. Acesso em 26/05/2012.